国一开源 [2023电赛D题]信号调制方式识别与参数估计

一、团队介绍

             我们团队来自华中科技大学电工电子科技创新中心，本次以全指标通过获得了D题全国一等奖。

二、题目要求

            设计制作可对信号发生器输出信号Um进行调制方式识别与参数估计的装置 （以下简称为装置）。装置既能显示调制方式识别与参数估计的结果，也能输出 解调信号 Uo 供示波器观测波形。装置与测量仪器组成的系统框图如图 1 所示。

           本次我们的系统可完成上述所有指标的测量，并且可在一秒钟内完成、信号解调、自动识别六种调制方式（CW、AM、FM、ASK、FSK、PSK）、调制参数测量。并可对题目要求的调制参数范围进行扩展。

三、设计摘要

               本系统实现了信号调制方式识别与参数估计功能。该系统由FPGA及其外围电路构成，外围电路包括信号输入放大电路和ADC，以及信号输出的DAC和串口屏。该系统能够在2MHz、100mVpp的载波下，对AM、FM、2ASK、2FSK或2PSK进行解调，并对解调信号进行特征提取，根据不同的特征参数对输入信号的  调制方式进行判定，实现了对五种调制方式以及连续载波的自动识别，同时依据解调信号的峰峰值与调制度的线性关系实现了信号的调制参数的估计，并最终显示识别和测量结果、输出解调波形。

关键词： 模拟调制；数字调制；调制方式识别；调制参数测量

四、题目分析

                      理论推导部分详见附件。

4.1       角度调制信号解调方案

方案一：非相干解调。

方案二：相干解调。

方案选择：窄带FM非相干解调如鉴频器解调的抗噪声性能与调制度 的立方成正比^[2]，因此在调制度下降至1附近时系统的抗噪声能力迅速下降；而相干解调对噪声抑制能力更强。本题中调制度 最低为1，且需要对信号进行精确的测量，对噪声较为敏感，因此FM解调选择方案二，且该方案对2FSK和2PSK具有普适性，故均采用相干解调。

4.2       调制参数测量方案

方案一：通过调制信号测量。

方案二：通过基带信号测量。

方案选择：方案一中AM调制度与信号幅值呈线性关系，容易测量，但得到FM的调制度和2FSK的键控系数需要对信号频谱进行分析，其实现较为复杂，且测量精度受制于频率分辨率。方案二中AM解调信号的幅值与调制度呈正比，且FM与2FSK解调信号的幅值也与其调制度或键控系数成正比（分析计算详见下文），故统一测量解调信号的幅值即可计算出调制参数。方案二线性度好，测量和计算简单，因此选择方案二。

4.3       调制方式识别方案

方案一：提取输入信号特征。

方案二：提取解调信号特征。

方案比较：对于输入的调制信号的识别可以通过若干特征参数来判决^[3]，对于题目中的五种调制方式及连续载波的判决，需要测量并计算幅值、相位、瞬时频率等参数，而相位、瞬时频率等参数测量难度高且精度低。而不同调制方式的信号经过不同的解调后有不同特征，且主要表现在幅值上，通过计算每一种解调输出有效值和峰峰值足以识别这几种调制方式。因此选择方案二。

五、总体设计框图

    该系统的框图如上图所示。输入信号经过前端放大至 后由ADC采集进入FPGA，在FPGA中，将信号分为三路，第一路是通过包络检波的方式对AM和2ASK信号进行解调，第二路则通过将信号延时1/4载波周期后与原信号相乘的方式解调FM和2FSK信号，第三路通过将信号延时1/2载波周期后与原信号相乘，将2PSK转换为脉冲，经过T´触发器得到2PSK解调信号。三路解调并行处理，同时输出结果，只有与输入信号调制方式相匹配的解调通道产生有效输出，据此可以判断输入信号调制方式并测量调制参数。判决调制类型后选择对应通道的解调信号作为输出信号，经过放大后即可由DAC输出；同时将调制方式及参数发送至串口屏显示。

六、硬件电路组成

6.      电路设计

6.1    前端信号放大

图3为对输入信号进行放大的同相放大电路。

          信号的输入阻抗与输出阻抗均被调整为50Ω。当信号源设置为50Ω负载， 为100mV时，要在ADC输入端产生 的信号，需要将信号放大至20倍；信号频率为2MHz，因此放大器GBW应大于40MHz，OPA656可以满足要求。

6.2      DAC输出重构滤波

          图4为DAC输出端的重构滤波器。

          图 4  DAC输出端重构滤波器电路

          基带信号输出的DAC采用DAC8831，在1MHz的采样率下工作。DAC输出端后的重构滤波器转折频率设置为250kHz，传输函数采用四阶巴特沃斯形式，在1M处可以提供-50dB的衰减并在通带内提供良好的增益平坦度，能够使输出信号更平滑。

6.3    ADC设计

         ADC使用65MSPS 14Bit的LTC2248，ADC驱动器为ADA4937，0dB增益。详细图见下方嘉立创工程。

6.4    DAC设计

        DAC使用轨到轨输出、四通道、16位nanoDAC AD5664，输出缓冲为OPA1688，0dB增益。详细图见下方嘉立创工程。

七、程序流程图

本系统信号的解调、调制方式识别和参数测量均由FPGA完成，FPGA选用的是内部资源较多的ZYNQ XC7Z035开发板。

图5为其PL模块框图，图6为PS程序流程图。

         ADC采集进入FPGA的信号在PL端经过三路并行的解调后得到解调结果，将所有解调结果以此进行有效值检测、峰峰值检测和频率检测，检测结果通过AXI总线传至PS端处理。当PS读取到一定数量的数据后便进行一次调制方式识别，识别逻辑详见图2。在确定调制方式后，继续根据测量数据计算调制参数，并将结果打印至串口屏。同时PS将调制方式识别结果传回PL，用于控制多路选择器将对应解调信号输出。

         源代码及FPGA工程详见附件。

八、实物展示

九、注意事项

      FPGA由于比赛时间比较紧，工程并没有做优化，整体比较大（约3G，Vivado的锅，我不背），附件是传不上去了，我会传到百度网盘里。

十、演示视频

放在下方附件里了，由于大小限制，只能调到了2倍速，可能语音有些不清晰。

十一、附件内容

附件1：FPGA工程（百度网盘，提取码1145）https://pan.baidu.com/s/1tqZ0ZmCj2zn33-KizOJK3Q 

附件2：演示视频

附件3：理论分析