嘉立创产业服务站群
站内搜索
发作品签到
标准版

双路DAC模块(倒T型网络)适用于FPGA

工程标签

5.2k
0
0
6

简介

一款便宜的DAC模块,10bit并口输入,输出模拟电压。 成本低至1元

简介:一款便宜的DAC模块,10bit并口输入,输出模拟电压。 成本低至1元

开源协议

GPL 3.0

创建时间:2022-06-07 06:38:16更新时间:2022-07-21 05:23:04

描述

视频展示

B站视频  B站视频传送门(点我!!)

实物展示

                             (正面)                                                                                         (背面)

使用说明

左侧右侧为信号输入,每侧11脚,最下方为地线,从下往上权重依次增加

下方为供电,只需要5V和GND即可

上方为模拟量输出,out1和out2分别对应左右两边排针

硬件电路设计

原理图、PCB图、仿真图、2D模型、3D模型

 

         详见下方立创EDA编辑器

 

 

FPGA连接使用

为了测试便捷,直接使用原理图开发

开发板为野火征途Mini,芯片型号EP4CE10F17C8,板载50M晶振,通过PLL分频使用。

原理图

上面那个带XX的线可以直接接到时钟输入,方便替换时钟频率

PLL负责产生需要频率的信号

Counter用于累加计数,8bit宽,范围0-255

MyROM为初始化的内存(10bit宽数据,地址8bit),里面存储了.mif初始化文件(sin信号)

 

使用Quartus自带仿真工具进行仿真

 

 

上机验证请参考下方sin信号测试

 

 

直流性能测试

测试方法如(图3)所示 1处给3.3V电压,然后读取2处电压。VBUS电压为5.09V

 

 

模拟性能测试

使用野火征途开发板,芯片EP4CE10F17C8

示波器为正点原子DS100

测试图片如下:

sin信号

临界值约为40kHz,超过后出现大幅度波形失真

      

 

 

方波信号:

绿色为输入方波,黄色为输出,在输入信号上升沿后,输出约需6us达到峰值(1us迟滞+5us上升)

     

 

成本统计

后四个物料可不焊接,不影响使用。单套成本1元之内

物料

价格

备注

1k 50只 0603 1%

0.8元

需要24只

2k 50只 0603 1%

0.8元

需要24只

LM324运放

0.15元

需要1只

LED 0603

--

需要1只

限流电阻 10k

--

需要1只

KMA1117-3.3v

--

需要1只

滤波电容

--

需要2只

 

附一:特殊设计:

如果芯片中某个放大器烧了怎么办?

直接将芯片拆下,然后反向焊接(x轴翻转)即可!(LM324集成了4路放大器,这边只使用了2路)(doge

附二:附件说明:

附件为文中提到的Quartus工程

 

 

 

如有任何意见或建议 欢迎B站私戳  平韵の小窝

 

设计图

原理图
PCB

BOM

IDNameDesignatorFootprintQuantity
110uFC7CAP-SMD_L3.2-W1.6-R-RD1
210uC9C06031
3HDR-M-2.54_1x1GND1,GND2HDR-M-2.54_1X12
4HDR-M-2.54_1x10IN1,IN2HDR-M-2.54_1X102
5LED-0603_RLED1LED0603_RED1

附件

序号文件名称下载次数
1
SIN.rar
83
2
Proteus仿真.rar
39
3
Gerber_PCB_便宜的DAC模块.zip
39
克隆工程
添加到专辑
0
0
分享
侵权投诉

评论

全部评论(1)
按时间排序|按热度排序
粉丝0|获赞0
相关工程
暂无相关工程

底部导航