嘉立创产业服务站群
发作品签到
专业版

DC-DC验证 MP1584 SY8205

工程标签

410
0
0
0

简介

MP1584 MP2451 SY8205 SY8201 输出纹波研究,附FB分压电阻计算公式

简介:MP1584 MP2451 SY8205 SY8201 输出纹波研究,附FB分压电阻计算公式

开源协议

GPL 3.0

创建时间:2023-11-15 07:40:50更新时间:2024-08-26 01:50:07

描述


声明:本人在电源这方面是业余的,本文内容仅供参考


这个是几年前画的MP1584和MP2451电源,那时我没有纹波的概念,前段时间一测试,发现负载较重时(2A以上)纹波高达300+mV,某些路高达600mV。

为了压低纹波,我尝试在旧板子上的输入输出增加多个大容量电解电容,却发现对纹波的减小毫无帮助。

经过一番研究,输入输出应该用低ESR的电容,而我这板子输入是100uF电解电容+100nF瓷介电容,输出是22uF瓷介电容+100nF瓷介电容。

发现公司设计的板输入输出几乎都用(22uF+10uF+100nF+10nF瓷介电容)+(220uF/470uF电解电容)或(10uF+4.7uF+100nF+10nF瓷介电容)+(220uF/470uF电解电容)的组合。

我把旧板子上电解电容全部去掉,改为输入端增加了一个10uF瓷介电容之后,纹波显著减小。随后电感值换成更大的,纹波进一步减小,有的纹波压到了170+mV,有的还是高达300+mV。

由此可知电源的电容首先要满足低ESR需求,随后再考虑容量问题,ESR不够低,堆多大电容都白搭。多个电容组合理论上能获得更低的ESR。

纹波压不下去的那几路估计是布线有问题,例如地过孔不够,地回路过长,DCDC芯片附近顶层的GND和底层的GND绕了一大圈才连到一起。

例如公司有位客户画的板交Gerber给我们代为生产,发现纹波很大,电源质量很差,而导致产品不良率很高,几千套板全部返工,直接原因就是那客户画的板GND几乎没有过孔,而且GND走线细且饶了好长一段距离才彼此连接到一起,属于是全部导线联通了没有报错就认为OK了的那种。


IMG_20240821_001438.jpg

Screenshot_20240819-233729.png


以上是在无电解电容的情况下测得的,低ESR的瓷介电容是用以平缓高频的纹波的,而电解电容是用来平滑低频的,如果缺少电解电容则会出现以下情况:在负载突然变重或者变轻时会出现一个很高或很低的电压尖峰,如下图。
加一个470uF或更大的电解电容即可有效压制。


Screenshot_20240822-221343.png
如果输入端10uF+100nF瓷介电容组合还是有较大纹波,则按照上面的组合添加一个4.7uF和一个10nF,如图,纹波完美压制。

IMG_20240822_224221.jpg


新做的板采用了4层板设计,地过孔尽可能多以保证地完整性(不知道这个词能不能用在我这哈哈)。

纹波小而且温度低了不少,温度低的好处就是可以持续输出大电流。旧板在2.5A以上就停机停止输出了,这版本在3.5A以上都能一直输出,这里面四层板的功劳应该挺大的。 但是超过标定电流温度很高,纹波也到250+了。

再并个固态电容上去也没有把纹波压得更低,所以这里就省去了。 瓷介电容会有嗡嗡声响,以后试试用固态电容替代掉 uF 瓷介电容。
(输入的电解电容未焊接,输出固态电容位置需要替换为大容量电解电容,到货后补上)

IMG_20240821_001520.jpg

IMG_20240819_004250.jpg

测USB处纹波170+,测输出电容处是几十mV

Screenshot_20240819-003953.png



MP1584好像已经停产,可以换SY8205,支持更大电流,温度更低,需要的电感量更小,纹波也小

IMG_20240821_001808.jpg

Screenshot_20240819-232849.png



不同输出电压下FB引脚的分压电阻取值计算,下载附件自行研究






设计图

未生成预览图,请在编辑器重新保存一次

BOM

暂无BOM

附件

序号文件名称下载次数
1
MP1584 MP2451 SY8205 SY8201 FB分压电阻计算.xlsx
9
克隆工程
添加到专辑
0
0
分享
侵权投诉

工程成员

评论

全部评论(1)
按时间排序|按热度排序
粉丝0|获赞0
相关工程
暂无相关工程

底部导航