STM32F***R*T6核心板 【双倍快乐】 v 0.2 单片机核心板开发板

stm32f？r？t6核心板 【双倍快乐】v0.2。 F103，F334，F446，CH32V。

实拍照片中部分非必须器件未安装。

每个IO引出两个排针，这是【双倍】（相信我，这样很好用）。

GPIO顺序重新排列为每8位连续直线，这是【快乐】。

因此名为【双倍快乐】。

理论上兼容stm32f系列后缀如r？t6的整个系列lqfp64封装的全部型号，按需自选（未全部实测，只实测了f103系列可用）。使用f4系列需要断开R51、R52这两处跳线（0R电阻），并且安装C28。使用f1系列时不需要作改动。

理论上兼容CH32V等兼容引脚的单片机（未实测）。

除了被晶振占用的IO外其他IO脚全部引出，每个脚引出到两个相连的排针。中间一圈的4条20*2排针全部都是内外方向两个针相连的。两个针中一个针被占用之后，可在另一个针脚上用示波器、万用表或板载的LED观察这个IO的电平，便于调试程序。这是根据我的经验做的设计，实测这个设计能带来极大的便利。

板载少量常用外围器件（LED，按键，旋转编码器，蜂鸣器，EEPROM，CH340，红外接收管，红外发射管，WS2812，DS18B20&DHT11等），但所有外围器件都没有固定连接到GPIO，避免将IO用作别处时冲突（使用市售的开发板时踩到的坑，因此做的改进），而是引出排针，用杜邦线按需连接到GPIO的排针。

蜂鸣器电路兼容有源蜂鸣器和无源蜂鸣器，按需选择。

按键使用两脚直插封装的按键。

板载boot模式拨码开关和reset按钮。

板载ch340 USB转UART，USB TypeC接口（USB1）。

单片机的UART1和CH340的UART并没有在板上连接（同样是使用市售的开发板时踩到的坑，因此做的改进）。需要连接时用跳线帽或杜邦线连接相邻两组排针。便于需要把UART口连接别的地方使用时不会冲突。旁边的丝印有引脚排列注释。

使用高精度有源晶振作为主时钟，增加高速信号应用时的可靠性。（题外话，玩HIFI玄学的后遗症，看到有晶振的地方就想用高精度有源晶振）

单片机本身的USB接口（PA11、PA12）也引出到USB TypeC接口（USB2）（但是我不会写USB程序因此未实测）。所有USB走线都做了差分阻抗匹配，走线经过排针导致阻抗变化的地方都凭感觉补了一块铺铜去补一些阻抗。

两个USB TypeC都可对开发板供电，也可在电源排针接入供电。电源排针亦可向外接的其他模块供电。有SWD下载器接口的排针。

电源上反向并联了肖特基二极管（D2）用于防反接，若反接则将电源短路，避免反向电压加到芯片上（使用 有短路保护 的电源，大部分开关电源、DCDC模块和三端稳压都是有的）。必须使用肖特基二极管，导通压降低于芯片的反向导通压降才有效。连接正常时不会有任何影响。实测这在电赛熬了四天三夜之后昏昏沉沉的时候能救很多次。

设计上的一些有意思的地方，都是根据我一些粗浅的经验做的改进：
1：
看过stm32的引脚图就知道，st为了“可伸缩性”，把GPIO引脚的顺序排列的非常乱，一组GPIO端口的低8位甚至分散到芯片的三个方向上，非常混乱，并不是如8051单片机那样每8位连续排列成直线的一列。而市面上卖的开发板大都按照芯片的原始顺序引出排针，继承了混乱，导致使用很多并行数据接口的外围器件时，非常不便，如RGB565接口的屏幕、12bit并行输出的高速ADC等，如果想在代码中想要从一个GPIO端口的16位中一次过送出/读入整个数，那么硬件上就要在开发板上寻找这个GPIO端口的各个引脚分散在哪些位置，然后用用多条1p杜邦线一个个针脚插，非常乱，容易错，容易松动，如果想在硬件上用整条8p杜邦线整排插入就连接，那么软件上就需要复杂的移位、与或运算把一个数拆分、组合成多个变量然后在多组GPIO端口上输出/读入多次，同样混乱，易错并且浪费运行速度，非常“脑淤血”。
而我这个设计，就为了解决这个问题，在pcb上走线，把GPIO排针重新排列为每8位连续直线排列，每组GPIOx的P0～P7在一排，P8～P15在一排。使用时可以按照8051单片机的使用习惯，硬件上用8P杜邦线整排插接外围器件，代码里一次输出整个数，不再“脑淤血”，快乐。
2：
单片机每个引脚两个排针，便于测量和观察现象，可用在一个针脚插了线的时候在另一个针脚上用示波器、万用表或LED观察。便于多址复用的总线，一个引脚连接多个外围器件。
3：
一排16个LED灯，配合上一个特点，可肉眼观察IO状态。在无法观察的程序中创造可观察的现象、例如把寄存器的数值赋值到引脚上，用肉眼观察寄存器数值，便于调试。

同时也有8个上拉电阻与LED共用排针，需要上拉电阻的时候可以用杜邦线从这里接过去。
4：
模拟电源由单独的LDO稳压器供电，单独的模拟地，用0r电阻链接到总地。凭感觉做的信号完整性优化，大面积较为完整的地平面铺铜，大部分信号线底部都有完整的地平面，地平面到退耦电容的地回流路径比较顺直通畅。

已验证可用，本设计上一个版本（V0.1）在我2021电赛中使用，发挥了重要作用。经少量完善形成V0.2版本。

已知BUG：SD卡座方向放反了，开口向内，插卡位置被挡住了没法用。不要安装就行了，其他功能不受影响。

可能有未发现的BUG，欢迎反馈。